In praxisnahen Intensivkursen vermittele ich den professionellen Umgang mit dem Open-Source-ECAD-Werkzeug KiCad zur durchgängigen Entwicklung elektronischer Baugruppen. KiCad ist ein freies Entwicklungswerkzeug für Schaltplan- und Leiterplattendesign, dessen Entwicklung in den frühen 1990er-Jahren durch Jean-Pierre Charras begann. Ursprünglich für Ausbildung und Forschung konzipiert, wird das Projekt heute von einer internationalen Entwicklergemeinschaft weiterentwickelt und von verschiedenen Organisationen unterstützt. In den letzten Jahren hat sich KiCad zu einem leistungsfähigen und weit verbreiteten Werkzeug für professionelles Leiterplattendesign entwickelt.
Ausgehend von den Grundlagen (Schaltplan, Symbol-/Footprint-Erstellung, Bibliotheksmanagement, Layout) werden auch fortgeschrittene Themen behandelt wie z. B. hierarchische Schaltpläne, Busse, erweiterte ERC/DRC-Strategien, Plug-ins/Content-Management, Austauschformate sowie die Vorbereitung eines Designs für Fertigung, Bestückung und kritische Reviews.
Ein Schwerpunkt liegt auf dem Transfer von Tool-Bedienung
zu ingenieurmäßigem Leiterplatten-Design, insbesondere EMV-gerechtem Layout, Wellenwiderstand/Impedanzführung, Ground-Bounce und Power-Supply-Integrity.
Der Kurs ist praxisorientiert und interaktiv: Inhalte und Vertiefung richten sich – im Rahmen der Kursziele – auch nach den konkreten Fragestellungen und Wünschen der Teilnehmer (z. B. bestimmte Fertiger-Designregeln, spezielle Leiterplattenarten, typische EMV-Probleme, Bibliotheksorganisation im Team etc.).
Alle im Kurs verwendeten Werkzeuge sind Open Source.
Zielgruppe
- Elektronikentwickler, Ingenieure, technische Projektleiter
- Entwickler aus Forschung & Industrie, die KiCad professionell einsetzen wollen
- Fortgeschrittene Anwender mit Grundkenntnissen, die ihr Wissen systematisch vertiefen möchten
Voraussetzungen
Grundkenntnisse der Elektronik und Schaltungstechnik. ECAD-Vorkenntnisse sind hilfreich, aber nicht erforderlich. Grundverständnis zu Layoutbegriffen (Layer, Pad, Via) vorteilhaft.
Lernziele
Die Teilnehmer sind nach dem erfolgreichen Kursabschluss in der Lage:
- KiCad-Projekte professionell aufzusetzen (Workflow, Projektstruktur, Variantendenken)
- Schaltpläne inkl. Busleitungen, Labels, hierarchischen Blättern konsistent aufzubauen
- eigene Symbole, Footprints und Bibliotheken zu erstellen und zu pflegen
- eine mehrlagige Leiterplatte fertigungs- und bestückungsgerecht zu entwerfen
- EMV- / SI- / PI-Aspekte (
Rückstrompfade, Entkopplung, Grounding, Impedanz
) in konkrete Layoutregeln zu überführen - Daten für Fertigung/Bestückung sicher zu erzeugen (Gerber / Drill, Pick & Place, BOM etc.)
- Designregeln (DRC / Constraints) und Designreviews strukturiert anzuwenden
- technische und wirtschaftliche Randbedingungen (Strukturgrößen, Stückzahlen, Bestückungsvarianten) zu berücksichtigen
Inhalte (Auswahl)
Einstieg & Projektworkflow
- Überblick KiCad-Toolchain und Arbeitsweise
- Projektstruktur, Versionsmanagement-Ansatz (Best Practices)
- Templates, Layer-Setups, globale Einstellungen
- ERC / DRC-Philosophie:
Fehler vermeiden statt suchen
Schaltplan-Engineering (Grundlagen → Fortgeschritten)
- Schaltplanerstellung, Annotation, Netze, Labels
- Regeln für robuste Schaltpläne (Lesbarkeit, Modularität, Review-Fähigkeit)
- Busleitungen und Bus-Anbindung (Ein- / Ausleitungen, Bus-Labels)
- hierarchische Schaltpläne (Sheets, Ports, globale vs. hierarchische Bezeichner)
- Elektrische Prüfungen (ERC), strukturierte Fehlersuche
Bibliotheken & Datenbasis für Beschaffung
- Symbolbibliotheken / Footprintbibliotheken: Aufbau, Pflege, Naming-Konventionen
- Eigene Bauteile: Symbolerstellung, Footprint-Design (THT / SMD), Pin-/Pad-Definitionen
- Datenbasis zur Beschaffung: Felder/Properties, Hersteller-/Distributor-PNs, BOM-Strategie (Einkauf, Varianten, Alternativteile)
- Bibliotheksversionierung und Teamfähigkeit im Unternehmen
PCB-Layout – von Regeln zu professioneller Fertigungsfähigkeit
- Board Setup, Net Classes, Constraint Management
- Platzierungsstrategie: montagefreundliche Platzierung, thermische Aspekte, Bauteilhöhen / Keepouts, Trennung analog / digital / power
- Routing-Strategien: kontrollierte Rückstromführung, empfindliche Netze, Differenzleitungen (Grundprinzipien), Via-Strategien, Stitching, Guarding
Multilayer & Lagenaufbau (Stack-up)
- Stack-up-Logik (Signal / GND / PWR)
- Bezugslagen und Rückstrompfade
- sinnvolle Layeranzahl abhängig von: Signaldichte / Strukturgrößen, EMV-Randbedingungen, Kosten
- Ableitung
engineering rules
aus dem Stack-up
EMV, Wellenwiderstand, Ground-Bounce, Power Integrity
- EMV-Basics: Schleifenflächen, Rückstrom, Kopplungsmechanismen, Grounding-Strategien (einheitliche Masseführung, Avoid:
ground splits
ohne Konzept) - Wellenwiderstand / Impedanz: praxisorientiertes Verständnis
- Ground-Bounce: Mechanismen, typische Fehlerbilder
- Power-Supply-Integrity (PSI / PI): Entkopplungskonzepte (lokal/zentral), Kondensator-Auswahl, Placement, Via-Induktivität, robuste Versorgungsführung
Fertiger- / Bestückerregeln, Austauschformate, Datenexport
- Designregeln aus Fertigung & Assembly: minimale Strukturgrößen, Bohrdurchmesser, Restringe / Lötstopp / Pastenmasken, Testbarkeit (ICT / Flying Probe)
- Austauschformate: Gerber/Drill, ODB++, Pick & Place, BOM (strukturiert, einkaufsfähig)
- 3D-Viewer, 3D-Modell-Export und mechanische Integration (STEP / VRML je nach Setup)
Automatisierung / Workflows: Jobsets
- Ziel: reproduzierbarer Export und weniger Fehler bei Fertigungsdaten.
- Einführung in KiCad Jobsets: definierte Export-Pipelines (Gerber/Drill, Positionsdaten, Zeichnungen, Reports), konsistente Datenstände für Reviews und Fertigerkommunikation, Dokumentations- und Release-Strategien (z. B.
Release-Ordner je Revision
)
Kritische Designreviews (Engineering Review Methodik / Stage-Gate-Prozesse)
- Review-Checklisten: Funktionalität, Fertigbarkeit, EMV/PI-Risiken, Testbarkeit / Debuggability
- Typische
Showstopper
aus der Praxis - Dokumentation und Revisionsstände
Praxisprojekte (durchgängig)
- Entwicklung von Beispielbaugruppen (Schaltplan → Layout → Outputdaten)
- Anwendung auf Wunschprojekt der Teilnehmer (wenn geeignet)
- Abschluss: Review der Projekte und Lessons Learned
Optionale Vertiefungen (je nach Zeit / Teilnehmerwunsch)
- KiCost (BOM-Kalkulation, Distributor-Integration): automatisierte Preis-/Verfügbarkeitsabschätzung aus der BOM, Vergleich von Alternativbauteilen und Stückzahl-Effekten, Einbindung in den Entwicklungsprozess (early cost estimation)
- iBOM (Interactive BOM): interaktive Bestückungs-/Assembly-Unterstützung, Ausgabeformate und Übergabe an Fertigung/Prototyping, Nutzen für Debug/Bring-up und kleine Serien
Format
4-tägiger Intensivkurs; Mix aus Theorie, Demonstration, Übungen und durchgängigen Projekten. Hoher Praxisanteil mit gezielten Engineering-Reviews. Inhalte und Schwerpunktsetzung können teilweise an die Wünsche der Teilnehmer angepasst werden.
Kursunterlagen / Ergebnisse
- Kursunterlagen als PDF
- Checklisten für Designreviews
- Muster-Projekt als Vorlage für eigene Entwicklungen
Werkzeuge
Neuste stable-Version von KiCad, unterstützende Tools zur Datenaufbereitung und Fertigungsvorbereitung.
Beispielagenda: 4-Tage KiCad-Intensivkurs
Tag 1
| Zeit | Block | Inhalt |
|---|---|---|
| 09:00–09:30 | Einführung | Vorstellung der Teilnehmer, Kursüberblick, Ziele, Vorstellung der KiCad-Toolchain, Entwicklungsworkflow |
| 09:30–10:30 | Projektworkflow | Projektstruktur, Templates, Versionsmanagement, Arbeitsorganisation |
| 10:30–10:45 | Pause | Kaffeepause |
| 10:45–12:30 | Schaltplan-Grundlagen | Netze, Labels, Annotation, strukturierte Schaltplanerstellung |
| 12:30–13:30 | Mittagspause | --- |
| 13:30–15:00 | Schaltplan-Engineering | Busleitungen, hierarchische Schaltpläne, ERC-Prüfungen, robuste Schaltplanstruktur |
| 15:00–15:15 | Pause | Kaffeepause |
| 15:15–17:00 | Praxisübung | Erstellung eines vollständigen Schaltplans für eine Beispielbaugruppe |
Tag 2
| Zeit | Block | Inhalt |
|---|---|---|
| 09:00–10:30 | Bibliotheken | Symbol- und Footprintbibliotheken, Naming-Konventionen, eigene Bauteile erstellen |
| 10:30–10:45 | Pause | Kaffeepause |
| 10:45–12:30 | Bauteildaten & BOM | Properties, Hersteller- und Distributor-Teilenummern, Variantenstrategien |
| 12:30–13:30 | Mittagspause | --- |
| 13:30–15:00 | PCB-Layout Grundlagen | Board Setup, Net Classes, Constraint Management |
| 15:00–15:15 | Pause | Kaffeepause |
| 15:15–17:00 | Platzierung & Transfer | Schaltplan → PCB, Platzierungsstrategien, funktionale Gruppierung |
Tag 3
| Zeit | Block | Inhalt |
|---|---|---|
| 09:00–10:30 | Routing | Routingstrategien, Rückstromführung, Via-Strategien, Stitching |
| 10:30–10:45 | Pause | Kaffeepause |
| 10:45–12:30 | Multilayer-Design | Stack-up-Konzepte, Signal-, Power- und Groundlayer |
| 12:30–13:30 | Mittagspause | --- |
| 13:30–15:00 | EMV / Signal Integrity | Schleifenflächen, Impedanz, Ground-Bounce, Entkopplung |
| 15:00–15:15 | Pause | Kaffeepause |
| 15:15–17:00 | Praxisübung | Routing einer mehrlagigen Leiterplatte |
Tag 4
| Zeit | Block | Inhalt |
|---|---|---|
| 09:00–10:30 | Fertigung & Assembly | Fertigungsregeln, Bestückbarkeit, Testbarkeit |
| 10:30–10:45 | Pause | Kaffeepause |
| 10:45–12:30 | Datenexport | Gerber/Drill, Pick & Place, BOM, 3D-Modelle |
| 12:30–13:30 | Mittagspause | --- |
| 13:30–14:45 | Automatisierung | Jobsets, reproduzierbare Exportpipelines, Release-Strukturen |
| 14:45–15:00 | Pause | Kaffeepause |
| 15:00–16:00 | Designreviews | Review-Checklisten, typische Layoutfehler, Stage-Gate-Prozesse |
| 16:00–17:00 | Abschlussprojekt | Review der Beispielprojekte, Diskussion, Lessons Learned |
Beispielagenda: 2-Tage KiCad-Umsteigerkurs von anderen ECADs
Tag 1
| Zeit | Block | Inhalt |
|---|---|---|
| 09:00–09:30 | Einführung | Vorstellung der Teilnehmer, Kursziele, Überblick über KiCad und typische Entwicklungsworkflows |
| 09:30–10:30 | Projektstruktur | Aufbau eines KiCad-Projekts, Ordnerstruktur, Projektdateien, grundlegende Einstellungen, Versionsmanagement |
| 10:30–10:45 | Pause | Kaffeepause |
| 10:45–12:30 | Schaltplan-Grundlagen | Bauteile platzieren, Netze und Labels, Annotation, strukturierte Schaltplanerstellung |
| 12:30–13:30 | Mittagspause | --- |
| 13:30–14:45 | Schaltplanorganisation | Hierarchische Sheets, Busse, strukturierte Funktionsblöcke |
| 14:45–15:00 | Pause | Kaffeepause |
| 15:00–17:00 | Praxisübung | Erstellung eines vollständigen Schaltplans einer Beispielschaltung inkl. BOM |
Tag 2
| Zeit | Block | Inhalt |
|---|---|---|
| 09:00–10:30 | Bibliotheken | Symbole und Footprints verstehen, Bibliotheksstruktur, eigene Bauteile erstellen |
| 10:30–10:45 | Pause | Kaffeepause |
| 10:45–12:30 | PCB-Grundlagen | Board Setup, Net Classes, Import des Schaltplans ins Layout |
| 12:30–13:30 | Mittagspause | --- |
| 13:30–14:45 | Platzierung & Routing | Bauteilplatzierung, manuelles Routing, Vias und Layerwechsel |
| 14:45–15:00 | Pause | Kaffeepause |
| 15:00–16:00 | Fertigungsdaten | Gerber/Drill-Export, Pick & Place Daten, grundlegende Designprüfung |
| 16:00–17:00 | Abschlussübung | Fertigstellung einer einfachen Leiterplatte und Export der Fertigungsdaten |
Dieses Kursangebot steht sowohl als Inhouse-Schulung als auch als KiCad-Kurs im Linuxhotel zur Verfügung (Details zu Terminen und Anmeldung finden sich direkt beim Veranstalter).